Family list

3 application(s) for: JP2003031477 (A)

Sorting criteria: Priority Date Inventor Applicant Ecla

#### MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE AND SYSTEM **THEREOF**

Inventor: YOSHITAKE YASUHIRO; MATSUMOTO

SHUNICHI (+1)

EC: G03F7/20T14; G03F7/20T22; (+1)

Publication JP2003031477 (A) - 2003-01-31

Applicant: HITACHI LTD

IPC: G03F7/20; H01L21/00; H01L21/027; (+5)

Priority Date: 2001-07-17

Method and system for manufacturing semiconductor devices Inventor: YOSHITAKE YASUHIRO [JP]; MATSUMOTO

SHUNICHI [JP] (+1)

EC: G03F7/20T14; G03F7/20T22; (+1)

Publication US2003018406 (A1) - 2003-01-23 US6697698 (B2) - 2004-02-24

Applicant: HITACHI LTD [JP]

IPC: G03F7/20; H01L21/00; H01L21/027; (+4)

Priority Date: 2001-07-17

Method and system for manufacturing semiconductor devices 3

Inventor: YOSHITAKE YASUHIRO [JP]; MATSUMOTO

SHUNICHI [JP] (+1)

EC: G03F7/20T14; G03F7/20T22; (+1)

Publication US2003033046 (A1) - 2003-02-13 US6801827 (B2) - 2004-10-05

Applicant: HITACHI LTD [JP]

IPC: G03F7/20; H01L21/00; G03F7/20; (+2)

Priority Date: 2001-07-17

Data supplied from the espacenet database - Worldwide

## MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE AND SYSTEM THEREOF

Patent number: JP2003

JP2003031477 (A)

**Publication date:** 

2003-01-31

Inventor(s):

YOSHITAKE YASUHIRO; MATSUMOTO SHUNICHI; MIWA TOSHIHARU +

Applicant(s):

HITACHI LTD +

Classification:

- international:

G03F7/20; H01L21/00; H01L21/027; G03F7/20; H01L21/00; H01L21/02; (IPC1-

7): G03F7/20; H01L21/027


- european:

G03F7/20T14; G03F7/20T22; H01L21/00S8B

Application number: JP20010216130 20010717 Priority number(s): JP20010216130 20010717

## Abstract of JP 2003031477 (A)

PROBLEM TO BE SOLVED: To solve the problem that the difference between deviation in a mating mark and that in a circuit pattern section that causes deterioration in yields actually cannot be ignored in mating control in a fine tip device, although the mating deviation control of the exposure process of a semiconductor device is performed by measuring the deviation in the mating mark arranged at four corners of a shot before, thus disturbing precision mating control. SOLUTION: The difference of deviation in a circuit pattern and a mating mark is estimated according to the pattern dimensions, lighting conditions, and the wave front aberration of an exposure lens for feeding back the compensation value of a projection aligner and for correcting a mating inspection data control value.



Data supplied from the espacenet database — Worldwide

Also published as:

US2003018406 (A1)

US6697698 (B2)

# (19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開2003-31477

(P2003-31477A)

(43)公開日 平成15年1月31日(2003.1.31)


(51) Int.Cl. <sup>7</sup> H01L 21/027	識別記号	F I GO3F 7/20	テーマコード (参考) 521 5F046
G03F 7/20	521	H01L 21/30	
		審査請求	未請求 請求項の数4 OL (全12頁)
(21)出願番号	特願2001-216130(P2001-216130)	(71)出願人	000005108 株式会社日立製作所
(22)出顧日	平成13年7月17日(2001.7.17)		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	吉武 康裕 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内
		(72)発明者	松本 俊一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内
		(74)代理人	•
			最終頁に続く

## (54) 【発明の名称】半導体装置の製造方法およびシステム

#### (57)【要約】

【課題】従来、半導体装置の露光工程の合わせずれ管理は、ショット4隅に配置された合わせマークのずれを計測することで行ってきた。しかし、微細な先端デバイスでの合わせ管理においては、合わせマークのずれと実際に歩留まり低下を引き起こす回路パターン部でのずれの差が無視できず、このことが高精度な合わせ管理の隘路となっていた。

【解決手段】回路パターンと合わせマークのずれの差 を、パターン寸法、照明条件、露光レンズの波面収差か ら予測し、これを用いて露光装置の補正値のフィードバ ックおよび合わせ検査データ管理値の修正を行う。



【特許請求の範囲】

【請求項1】 第1の工程の回路パターン上に第2の工 程の回路パターンを露光する半導体製造方法において、 前記第1の工程の回路パターン寸法を読み込むステップ と、前記第1の工程の合わせマーク寸法を読み込むステ ップと、前記第1の工程の露光装置における照明条件を 読み込むステップと、前記第1の工程の露光装置におけ る前記回路パターン部相当の波面収差を読み込むステッ プと、前記第1の工程の露光装置における前記合わせマ の工程の前記回路パターンおよび前記合わせマークの転 写像を算出するステップと、前記第2の工程の回路パタ ーン寸法を読み込むステップと, 前記第2の工程の合わ せマーク寸法を読み込むステップと、前記第2の工程の 露光装置における照明条件を読み込むステップと、前記 第2の工程の露光装置における前記回路パターン部相当 の波面収差を読み込むステップと、前記第2の工程の露 光装置における前記合わせマーク部相当の波面収差を読 み込むステップと、前記第2の工程の前記回路パターン および前記合わせマークの転写像を算出するステップ と、前記第1の回路パターンの転写像と前記第2の回路 パターンの転写像間の位置ずれと前記第1の合わせマー クの転写像と前記第2の合わせマークの転写像間の位置 ずれを算出するステップと、前記回路パターンの転写像 の位置ずれと前記合わせマークの転写像の位置ずれの関 係を求めるステップと、実測した合わせマークの位置ず れから実際の回路パターンの位置ずれ量を予測するステ ップと、前記実際の回路パターンの位置ずれ量を前記第 2の工程の露光装置へ補正値としてフィードバックする ステップを有することを特徴とする半導体装置の製造方 30 法。

【請求項2】前記回路パターンは、合わせ規格が最も厳 しい領域の回路パターンであることを特徴とする特許請 求第1項記載の半導体装置の製造方法。

【請求項3】第1の工程の回路パターン上に第2の工程 の回路パターンを露光する半導体製造における合わせ管 理方法であって、予め求めた回路パターン位置ずれと合 わせマーク位置ずれの関係から合わせずれ中心管理値と 上限管理値と下限管理値を算出することを特徴とする合 わせ管理方法。

【請求項4】 第1の工程の回路パターン上に第2の工 程の回路パターンを露光する半導体製造システムであっ て、被露光基板の製造に用いた露光装置と照明条件およ びレチクルの来歴を記憶する来歴記憶手段と、レチクル の回路パターン寸法と合わせマーク寸法と該回路パター ンの座標と該合わせマークの座標を記憶するレチクルデ ータ記憶手段と, 露光装置および工程毎の照明条件を記 憶する照明条件記憶手段と, 露光装置毎およびパターン 座標毎の波面収差データを記憶する波面収差データ記憶 手段と、前記照明条件と前記回路パターン寸法と前記合 50 このような作業をリワークと呼ぶ。すなわち、合わせ検

わせマーク寸法および前記座標毎の波面収差から第1の 工程に対する第2の工程の回路パターンの位置ずれ量と 第1の工程に対する第2の工程の合わせマークの位置ず れ量を算出する位置ずれ量算出手段と、前記回路パター ン位置ずれ量と前記合わせマーク位置ずれ量の関係を算 出する位置ずれ関係算出手段と前記位置ずれ関係と第1 の工程名、第2の工程名、第1および第2の工程で使用 された露光装置、照明条件、レチクルを記憶する位置ず れ関係記憶手段と、製品、工程毎の合わせ管理値を記憶 ーク部相当の波面収差を読み込むステップと、前記第1 10 する合わせ管理値記憶手段と、前記位置ずれ関係から合 わせ管理値を変換する合わせ管理値変換手段と、合わせ 検査データを記憶する合わせ検査データ記憶手段と、前 記位置ずれ関係と前記合わせ検査データから,前記第2 の工程における露光装置の補正量を算出する補正量算出 手段と、半導体製造装置全体の制御および情報授受を行 **うホストコンピュータと**,前記複数の記憶手段と複数の 算出手段、選択手段および判断手段の情報の授受および 前記着工装置判断手段で出力される着工装置と前記補正 値算出手段で算出された補正値または、前記組み合わせ 20 情報記憶手段から出力される補正値を前記ホストコンピ ュータに送信する入出力制御手段と、露光装置と合わせ 検査装置を具備することを特徴とする半導体製造システ

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、特に露光工程における合わせずれを高精度 に検出し、補正する方法およびシステムに関する。

[0002]

【従来の技術】半導体装置の製造は、ウエハ上に導電膜 または絶縁膜を成膜する成膜工程と、この膜上に感光剤 であるレジストを塗布、レチクル上の回路パターンをレ ジストに露光、現像した後、残存するレジストをマスク として膜をエッチングすることによってウエハ土に回路 パターンを生成するリソグラフィエ程を各層で繰り返す ことによって行われている。この時、下地層パターンに 対し、露光時の回路パターンの位置ずれがあると回路は 断線またはショートし、半導体デバイスの不良となる。 このため、露光装置は回路パターンの露光に先だって下 40 地層の回路パターン外周にあるアライメントマークを光 学的に検出し、下地層の位置を計測、転写位置を補正す ることによって下地層と露光層の位置合わせを行ってい

【0003】また、実際に転写露光した後(エッチング を行う前に),合わせ検査装置により下地層合わせマー クと露光層合わせマークの相対的位置ずれを計測し、位 置ずれ量を次回露光時の補正量として露光装置にフィー ドバックしている。また、位置ずれ量が許容値を越える 場合は、レジスト剥離後、再塗布、露光、現像を行う。

査は露光装置へのフィードバックとリワーク要否の判定 を行うことが目的の検査である。

【0004】上述の合わせ検査は、合わせマークで計測 される位置ずれが回路パターンの位置ずれを表すことを 前提としている。しかし、回路パターンの微細化に伴い 合わせずれ許容値が小さくなった現在、このことが成立 しない場合があることが分かってきている。これは露光 レンズの波面収差に依存する。以下このことを図18を 参照し説明する。

コマ収差300をもつ。これは、例えば、露光レンズ3 0組立時の要素レンズの偏心やチルトおよびレンズ面の 面精度誤差に起因する非対称な収差である。コマ収差3 00は露光レンズ30の周辺付近で傾きが大きい。露光 レンズ30を通る光線はコマ収差300の傾きに比例し た量だけ曲げられる。一方、転写パターンの空間周波数 によってレチクルで回折される回折光の角度が異なる。 従って、転写パターンの空間周波数が異なると、露光レ ンズ30内を通る光線の位置が異なるため、位置ずれ量 220に露光光2003が入射した場合を示す。(b) の回折角の大きい微細パターン220の回折光2005 の方が(a)の粗いパターン210の場合と比べて,露 光レンズ30の周辺を通るので、(a)の位置ずれ量 $\Delta$ x'よりも(b)の位置ずれ量 $\Delta x'$ より大きくなる。この ことは、回路パターンと合わせマークとでは空間周波数 が異なるため、転写時の位置ずれも異なることを示して おり、前述の合わせ検査の前提が崩れることを意味して いる。

【0006】さらに、露光に際しては、図19(a)に示 す通常照明の他に、「光アライアンス1998年1月号 第4頁」に記載されているような輪帯照明が適用される 場合がある。輪帯照明での露光を図19(b)に示す。輪 帯照明では、照明光東2002の断面が輪帯状であり、 転写パターンのコントラストを向上させる効果がある。 図19(b)に示すように光束が周辺に拡がる輪帯照明の 転写パターン位置ずれ $\Delta X'$ は、通常照明での位置ずれ $\Delta$ Xよりも大きくなる。このことは、照明条件も回路パタ ーンと合わせマークの位置ずれの差に影響を及ぼすこと を示す。

【0007】以上のことを解決するために、回路パター ンと同等な空間周波数をもつパターンで構成された合わ せマークを用いて合わせ検査を行う方法が特開平10-312958に公開されている。

#### [0008]

【発明が解決しようとする課題】上記公知技術に関して は次のような課題がある。すなわち、回路パターンの空 間周波数と合わせるため、合わせマーク214は図20 に示すような数条のラインパターン215で構成される が、微細で長いパターンであるため、合わせマーク端付 50 最も厳しい領域の回路パターンであることを特徴とす

近のラインパターンが倒れたり、隣接部41からのハレ ーションや波面収差の影響で非対称になったりし易い。 下地層に対する位置ずれは、ラインパターン全体の光学 像2140の波形処理によって行うため、片側の端のラ インパターンが非対称になると計測される位置ずれに誤

【0009】本発明の目的は、合わせマークを微細なう インパターンに変更することなく、回路パターンと合わ せマークの位置ずれ量の差を補正する半導体製造方法を 【0005】露光レンズ30は例えば、波面収差として 10 与えることである。本発明の新規な特徴は、本明細書の 記述および添付図面から明らかになるであろう。

#### [0010]

差△ERが発生する。

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を説明すれば、以下の とおりである。

【0011】すなわち、第1の工程の回路パターン上に 第2の工程の回路パターンを露光する半導体製造方法で あって、前記第1の工程の回路パターン寸法を読み込む ステップと, 前記第1の工程の合わせマーク寸法を読み も異なる。図18は粗いパターン210と微細パターン 20 込むステップと、前記第1の工程の露光装置における照 明条件を読み込むステップと、前記第1の工程の露光装 置における前記回路パターン部相当の波面収差を読み込 むステップと、前記第1の工程の露光装置における前記 合わせマーク部相当の波面収差を読み込むステップと, 前記第1の工程の前記回路パターンおよび前記合わせマ **ークの転写像を算出するステップと、前記第2の工程の** 回路パターン寸法を読み込むステップと, 前記第2の工 程の合わせマーク寸法を読み込むステップと、前記第2 の工程の露光装置における照明条件を読み込むステップ 30 と、前記第2の工程の露光装置における前記回路パター ン部相当の波面収差を読み込むステップと、前記第2の 工程の露光装置における前記合わせマーク部相当の波面 収差を読み込むステップと, 前記第2の工程の前記回路 パターンおよび前記合わせマークの転写像を算出するス テップと、前記第1の回路パターンの転写像と前記第2 の回路パターンの転写像間の位置ずれと前記第1の合わ せマークの転写像と前記第2の合わせマークの転写像間 の位置ずれを算出するステップと、前記回路パターンの 転写像の位置ずれと前記合わせマークの転写像の位置ず 40 れの関係を求めるステップと、実測した合わせマークの 位置ずれから実際の回路パターンの位置ずれ量を予測す るステップと, 前記実際の回路パターンの位置ずれ量を 前記第2の工程の露光装置へ補正値としてフィードバッ クするステップを有することを特徴とする。

【0012】これにより、回路パターンの位置ずれを合 わせマークの位置ずれ計測値から正確に予測し、露光装 置への適正な補正値の設定することがが可能になり、半 導体装置の歩留まりを向上させることができる。

【0013】また、前記回路パターンは、合わせ規格が

る。合わせ規格が最も厳しい領域の回路パターンに対す る補正値が設定することができるので、他の領域の回路 パターンを用いる場合と比べて歩留まりを向上させるこ とができる。

【0014】さらに、第1の工程の回路パターン上に第 2の工程の回路パターンを露光する半導体製造における 合わせ管理方法であって、予め求めた回路パターン位置 ずれと合わせマーク位置ずれの関係から合わせずれ中心 管理値と上限管理値と下限管理値を算出することを特徴 とする。

【0015】これにより、合わせ検査データの管理のみ で、国路パターンの合わせずれ異常発生の検知が可能と なり、この結果、異常解明、対策の着手を早めることが できる。

【0016】また、第1の工程の回路パターン上に第2 の工程の回路パターンを露光する半導体製造システムで あって、被露光基板の製造に用いた露光装置と照明条件 およびレチクルの来歴を記憶する来歴記憶手段と、レチ クルの回路パターン寸法と合わせマーク寸法と該回路パ ルデータ記憶手段と、露光装置および工程毎の照明条件 を記憶する照明条件記憶手段と、露光装置毎および座標 毎の波面収差データを記憶する波面収差データ記憶手段 と、前記照明条件と前記回路パターン寸法と前記合わせ マーク寸法および前記各座標毎の波面収差から第1の工 程に対する第2の工程の回路パターンの位置ずれ量と第 1の工程に対する第2の工程の合わせマークの位置ずれ 量を算出する位置ずれ量算出手段と、前記回路パターン 位置ずれ量と前記合わせマーク位置ずれ量の関係を算出 する位置ずれ関係算出手段と前記位置ずれ関係と第1の 30 工程名、第2の工程名、第1および第2の工程で使用さ れた露光装置、照明条件、レチクルを記憶する位置ずれ 関係記憶手段と、製品、工程毎の合わせ管理値を記憶す る合わせ管理値記憶手段と、前記位置ずれ関係から合わ せ管理値を変換する合わせ管理値変換手段と、合わせ検 査データを記憶する合わせ検査データ記憶手段と, 前記 位置ずれ関係と前記合わせ検査データから, 前記第2の 工程における露光装置の補正量を算出する補正量算出手 段と、半導体製造装置全体の制御および情報授受を行う ホストコンピュータと、前記複数の記憶手段と複数の算 40 出手段、選択手段および判断手段の情報の授受および前 記着工装置判断手段で出力される着工装置と前記補正値 算出手段で算出された補正値または、前記組み合わせ情 報記憶手段から出力される補正値を前記ホストコンピュ ータに送信する入出力制御手段と, 露光装置と合わせ検 査装置を具備することを特徴とする。

【0017】本システムにより、半導体装置製造におい て、第1の工程と第2の工程の回路パターン位置ずれと 合わせマーク位置ずれの関係を、被露光基板の来歴から

び露光装置への補正量フィードバックを迅速に行うこと ができる。

#### [0018]

【発明の実施の形態】以下、本発明の実施形態について 図面を基に説明する。図1は本発明の一実施形態である 半導体製造方法の処理フローを示す。

【0019】まず、ステップ9101で第1の工程にお けるレチクル上の回路パターンの寸法データを読み込 む。次にステップ9102で第1の工程におけるレチク 10 ルの合わせマーク寸法を読み込む。上記寸法には回路パ ターンおよび合わせマークの幅とピッチを含む。さら に、ステップ9103で第1の工程における露光装置の 照明条件を読み込む。照明条件の例および定義方法につ いては後述する。また、ステップ9104では第1の工 程の露光装置における上記回路パターン部像高の波面収 差データを読み込む。波面収差データの測定方法は後述 する。次にステップ9105により、第1の工程の露光 装置における上記合わせマーク部像高の波面収差データ を読み込む。次にステップ9106により、回路パター ターンの座標と該合わせマークの座標を記憶するレチク 20 ン寸法,合わせマーク寸法,照明条件,回路パターン部 像高の波面収差および合わせマーク部像高の波面収差か ら回路パターンと合わせマークの転写像の算出を行う。 転写像の算出方法は後述する。

> [0020] st,  $Z_{7}$  201 059206 06第2の工程において、第1の工程に対するステップ91 01から9106と同様な処理を行う。

【0021】次にステップ9301で第1の工程と第2 の工程の回路パターン転写像の位置ずれと合わせマーク の位置ずれを算出する。位置ずれ算出方法は後述する。 さらにステップ9302で回路パターン転写像位置ずれ と合わせマーク転写像位置ずれの関係を求める。次にス テップ9303で上記位置ずれの関係によって、実測し た合わせマーク位置ずれから実際の回路パターンの位置 ずれを予測し、ステップ9304で位置ずれ量に応じた 補正量を第2の工程の露光装置へフィードバックする。 【0022】ここで、図2により転写像の計算方法につ いて説明する。まず、対象となる回路パターンの被露光 基板4への転写像の計算を行うためには、照明条件20 00、レチクル2上の回路パターン200および露光レ ンズ30の波面収差300のデータが必要となる。これ らのデータを用いた像計算の方法については、例えば、 上述の'Y.Yoshitake et al, SPIE Vol.1463, pp678-67

【0023】ここで、図3により、照明条件2000の 具体例について説明する。図3(a)は一般的な照明で あり、パラメータとしては照明光源像2010の直径D1 および露光レンズ30の絞り31の像31'の直径Depで 表すことができる。図3(b)は、回路パターン200 として白黒情報以外に位相情報をもつ場合、いわゆる位 瞬時に取り出すことができ、合わせ検査の異常検出およ 50 相シフトレチクルを用いる場合に使われる照明条件であ

9, 1991'に開示されている。

り、Depに対する照明光源像の直径D2の比が図3(a) に比べて小さい。図3 (c) は輸帯照明と呼ばれるもの で、照明光源像2030の外径D4および内径D3とDepで 表すことができる。

【0024】次に図2の回路パターン200の具体例を 図4により説明する。まず、図4 (a) はライン&スペ ースパターンであり、透明部202と遮光部202で構 成される。ライン&スペースパターンのパラメータとし ては、遮光部202であるラインの幅L1とライン&スペ はホールパターンの例であり、遮光部204と開口部2 03で構成される。x方向の開口幅Sx, ピッチPx, y方 向の開口幅Sy, ピッチPyとして表すことができる。

【0025】ここで、パターンの座標で波面収差が異な る理由を図5を用いて説明する。図5 (a)のレチクル 2の点291から出た光2006は露光レンズ30を介 して被露光基板4に結像される。点291はレンズ中心 33からh1の座標位置にある。図5(b)のレチクル2 の点292から出た光2007は露光レンズ30を介し て被露光基板4に結像される。点292はレンズ中心3 20 3からh2の座標位置にある。光線2006と光線200 7では露光レンズ30内のエレメントレンズ34への入 射角が異なるため、発生する波面収差301、302は 異なったものになる。

【0026】次に図6に図2の波面収差300の例を示 す。波面収差301はx方向に非対称なコマ収差の例で

$$H(\tau) = \int F(x)G(\tau - x)dx$$

となる。ここで、τは像強度分布G(x)のシフト量であ る。 $II(\tau)$ はG(X)を $\tau$ ずらした時のF(x)との不一致度を 示すもので、 $H(\tau)$ が最小の時が最も一致する時で、像 シフトがない状態であると考えられる。図10のように  $H(\tau)$ の最小値を与える $\tau$ の値が図9の像シフト $\Delta$ Pと なる。

【0031】ここで、図11に第1の工程と第2の工程 の回路パターン202,203の位置ずれΔX. ΔY と、合わせマーク212、213の位置ずれ $\Delta \xi$ 、 $\Delta \eta$ 

$$E_x = \Delta X - \Delta \xi$$

図12に $\Delta X$ と $\Delta \xi$ の関係を示す。 $\Delta X$ と $\Delta \xi$ が $1 \mu$ m 係はオフセットだけで決まる。Y方向に関してもX方向 と同様である。

【0034】合わせ検査の結果を露光装置にフィードバ ックする場合の補正量算出法について図13を用いて説

#### $\beta = \alpha + \Delta X$

また、合わせ検査結果から位置ずれ異常を検出するため の管理値の変換方法を説明する。設計に基づいてホスト コンピュータに登録されている合わせ上限管理値UCL, 下限管理値LCLおよび中心管理値CLL(=0) は、回路パタ

 $UCL^* = UCL - E_{\tau}$ 

あり、3次元的なデータである。波面収差301は、例 えば N.R. Farrar et al, SPIE Vol. 4000, pp19-22, 200 0' に記載の方法で露光レンズ中心からの座標毎に計測す ることができる。

【0027】次に図7、8によりレチクル2上での回路 パターンと合わせマークの配置について説明する。図7 は第1の工程のレチクルの例である。回路パターン20 2の中心座標は (x202, y202) であり、合わせマーク2 12の中心座標は(x212, y212)である。図8は第2の ースのピッチP1で表すことができる。また、図4 (b) 10 工程のレチクルである回路パターン203と合わせマー ク213の中心座標はそれぞれ回路パターン202およ び合わせマーク212と同じである。

> 【0028】ここで、回路パターンおよび合わせマーク 転写像シフト量の算出方法を図9により説明する。光強 度分布2021はレチクル2上の回路パターンの光強度 分布であり、像強度分布2022は、上述の方法で算出 した転写像の像強度分布である。像強度分布2022 は、レチクル直後の光強度分布2021に対し、波面収 差のため, ΔPだけシフトする。

【0029】ここで、シフトΔPの算出方法を説明す る。回路パターンの光強度分布2021を表す式をF (x), 像強度分布2022を表す式をG(x)とすると, そ れらの畳み込み積分H(τ)は、

[0030]

【数1】

### … (式1)

を示す。位置ずれ $\Delta X$ ,  $\Delta Y$ ,  $\Delta \xi$ ,  $\Delta \eta$ は、上述の転 30 写像シフト量 Δ P を第 1 および第 2 の工程の回路パター ンと合わせマークについて算出し、第1と第2の工程の 差分を取ることによって得られる。

【0032】次に、合わせマークと回路パターンの位置 ずれの関係の求め方について説明する。X方向に関して は下式によってオフセットExを求める。

[0033]

【数2】

#### … (式2)

明する。まず、過去の合わせ検査データの平均値αを算 以下と微小範囲なので波面収差は変化せず、位置ずれ関 40 出する。次に下式により回路パターン位置ずれの補正量 βを求める。

[0035]

【数3】

## … (式3)

一ン部の位置ずれ異常を検出するため、下式により変換 される。

[0036]

【数4】

… (式4)

10

【数5】

 $LCL' = LCL - E_{\star}$ 

【数 6 】

 $CCL' = -E_{x}$ 

9

変換後の上限,下限管理値,中心管理値UCL', LCL', CC L'を図14に示す。Y方向に関しても同様である。

【0037】ここで、回路パターンと合わせマーク位置 ずれ関係の記憶方法とそれを利用した合わせ管理値の修 正方法を図15、図16により説明する。

の工程に対するデータの読み込みから合わせマーク転写 像算出は図1のステップ9101から9106、ステッ プ9201から9206と同じであり、転写像の位置ず れ算出法と回路パターンと合わせマークの位置ずれ関係 算出法もステップ9301、9302と同じである。ス テップ9401で、算出した位置ずれ関係を後で検索で きるように、第1の工程と第2の工程の露光装置、照明 条件、レチクルと関連づけて記憶する。この位置ずれ関 係は具体的には上述したX方向、Y方向のオフセット (X方向はEx) である。

【0039】次に図16を用いて合わせ管理値の修正方 法について処理フローを説明する。まず、ステップ95 01において、第2の工程における露光装置、レチク ル、照明条件の選択を行う。この選択は半導体装置製造 全体を管理するホストコンピュータが行う。次以降のス テップ9502から9506は後述の本発明の半導体装 置製造システムが行う。ステップ9502では、ホスト コンピュータ内の被露光基板の来歴データから、第1の 工程における露光装置、レチクル、照明条件を検索す る。次にステップ9503で、図15で記憶した位置ず れ関係を露光装置、レチクル、照明条件によって検索す る。

【0040】次に、ステップ9504で第2の工程の合 わせ管理値を読み込む。設計に基づいた合わせ管理値は ホストコンピュータに記憶されているので、ここから工 程名で検索する。次にステップ9505で、ステップ9 503で得た位置ずれ関係から上述の「式4」「式5」 「式6」を用い合わせ管理値を修正、記憶し、ステップ 9506で修正後の管理値を用いて合わせ異常を検知す

【0041】ステップ9505の記憶先はホストコンピ ュータ内の合わせ管理値を修正しても良く、ステップ9 506の異常検知もホストコンピュータが行っても良 い。最後にステップ9507でスタッフが異常検知に基 づいてその原因解析、対策を行う。

【0042】次に本発明の実施例である半導体装置の製 造システムに関して、図17を参照して説明する。

【0043】半導体装置は成膜装置51によって被露光 基板 4 が成膜され、CMP(Chemical Mechanical Polishin g)装置52によって膜が平坦化された後,塗布現像装置 50 記憶手段713に登録する。

… (式5)

… (式6)

53により感光剤であるレジストが塗布される。次に露 光装置5によって回路パターンが被露光基板4上の感光 剤に転写され、再び塗布現像装置53によって感光剤の 現像が行われた後、合わせ検査装置6によって合わせ検 査が行われる。次にエッチング装置54によってエッチ 【0038】まず、図15では、第1の工程および第2 10 ングが施された後、レジスト除去装置55によってレジ ストが除去され、再び次の層の膜が成膜装置51によっ て生成される。このようなプロセスを繰り返すことによ って半導体装置は製造される。

> 【0044】ホストコンピュータ8にはネットワーク8 1を介して上述の製造装置から被露光基板の処理の来歴 データが送られている。例えば、露光装置5からは被露 光基板 4 の品種,工程,ロット番号と処理に使われた号 機、照明条件等のレシピデータ、レチクル名等が送信さ れ、ホストコンピュータ8の来歴記憶部801に保存さ 20 れる。合わせ管理値は手入力または図示しない別のコン ピュータから取り込まれ、ホストコンピュータ8の合わ せ管理値記憶部に802記憶されている。また、合わせ 検査装置6の合わせ検査データも通常は、ホストコンピ ュータ8に送信され、合わせ検査データ記憶部803に 登録される。

> 【0045】次に本発明の半導体装置製造システム7に 関して説明する。まず、回路パターン、合わせマークの 幅やピッチといった寸法や座標のデータはレチクル名と ともにレチクルデータ記憶手段711に登録される。手 動かまたは図示しない別なコンピュータからデータを入 力することができる。登録する回路パターンを同一レチ クル内で一番合わせ裕度の厳しい部分を選択することに より、異常検知の精度を向上させることができる。ま た、露光時の照明条件はホストコンピュータ8の来歴記 憶部801からデータを得, 照明条件記憶手段712に 記憶する。また、波面収差データは上述した方法で測定 し、波面収差データ記憶手段712に露光装置5毎、レ チクル上の座標毎に登録しおく。これらのデータが新規 に登録されたタイミングで制御手段700は、位置ずれ 40 量算出指示を位置ずれ量算出手段710に対して行う。

【0046】位置ずれ量算出手段710は、レチクルデ ータ記憶手段711から回路パターンと合わせマークの 寸法、座標データを、照明条件記憶手段712から照明 条件を、波面収差データ記憶手段713から対象となる 回路パターン、合わせマークの座標に相当する波面収差 データを入手し、上述した方法により回路パターンと合 わせマークの位置ずれ量を算出する。次に位置ずれ関係 算出手段702が算出した位置ずれ量から回路パターン と合わせマークの位置ずれ関係を算出し、位置ずれ関係

【0047】次に合わせ管理値変換手段703が位置ず れ関係から、合わせ管理値記憶手段715に登録されて いる管理値を修正し、修正値を合わせ管理値記憶手段7 12に登録する。ここまでの処理が被露光基板4の処理 による移動に対して予め行われる。

11

【0048】次に、被露光基板4が第2の工程において 露光され、合わせ検査装置6から合わせ検査データが制 御手段700に送信された時の処理を説明する。まず制 御手段700は、ホストコンピュータ8に問い合わせを 行い、来歴記憶部801に登録されている第1の工程お 10 る図。 よび第2の工程における露光装置、レチクル、照明条件 を得る。

【0049】第1の工程と第2の工程の露光装置、照明 条件、レチクルの来歴情報から、該当する位置ずれ関係 を位置ずれ関係記憶手段714から読み出す。尚、制御 手段700は合わせ検査データを検査対象の被露光基板 毎に仕分けし、合わせ検査データ記憶手段716に登録 する。補正量算出手段704は上述の位置ずれ関係を用 いて補正量を算出し、ホストコンピュータ8に送信し、 ホストコンピュータ8は次回露光時に露光装置5に、こ 20 の補正量を送信する。ここで、補正量算出手段704は 合わせ検査データ記憶手段716に照会し、該当する過 去のデータに対して、例えば平均値算出のような処理を 施して求めても良い。このような処理によって、合わせ 検査データのノイズ成分に影響されない高精度な補正量 を算出することができる。

【0050】また、制御手段700は合わせ管理値記憶 手段716から該当する合わせ管理修正値を適用し、送 信されてきた合わせ検査データが管理値内かどうかを判 定し、管理値を越える場合はホストコンピュータ8にそ 30 係を記憶するフローを説明する図。 の旨送信する。尚、制御部は合わせ管理値の修正値をホ ストコンピュータ8に送り、ホストコンピュータ8で異 常値の判定を行っても良い。

#### [0051]

【発明の効果】本願において開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

- (1) 回路パターンの位置ずれを合わせマークの位置ず \* れ計測値から正確に予測し、露光装置への適正な補正値 の設定することがが可能になり、半導体装置の歩留まり 40 する図。 を向上させることができる。
- (2) 合わせ規格が最も厳しい領域の回路パターンに対 する補正値が設定することができるので、さらに歩留ま りを向上させることができる。
- (3) 合わせ検査データの管理のみで、回路パターンの 合わせずれ異常発生の検知が可能となり、この結果、異 常解明、対策の着手を早めることができる。
- (4) 回路パターンと合わせマーク位置ずれの関係を, 被露光基板の来歴から瞬時に取り出すことができ、合わ せ検査の異常検出および露光装置への補正量フィードバ 50 条件

ックを迅速に行うことができる。

【図面の簡単な説明】

【図1】本発明の実施例である、回路パターンでの位置 ずれを予測して露光装置を補正するフローを説明する X<sub>0</sub>

- 【図2】転写像算出に必要なパラメータを説明する図。
- 【図3】図2のパラメータのうち照明条件を説明する 図。
- 【図4】図2のパラメータのうち回路パターンを説明す
- 【図5】レチクル上の座標による波面収差発生の違いを 説明する図。
- 【図6】図2のパラメータのうち波面収差を説明する 図。
- 【図7】第1の工程のレチクルパターン例を説明する
- 【図8】第2の工程のレチクルパターン例を説明する 図。

【図9】転写像シフトを説明する図。

- 【図10】像ずらし量 τ および回路パターン光強度変化 と像光強度変化の畳み込み積分の関係を説明する図。
- 【図11】回路パターンと合わせマークの第1の工程に 対する第2の工程の位置ずれを説明する図。
- 【図12】合わせマーク位置ずれ△ ξと回路パターン位 置ずれ∆Xの関係を説明する図。
- 【図13】過去の合わせ検査データの平均を説明する 义。
- 【図14】修正前後の合わせ管理値を説明する図。
- 【図15】回路パターンと合わせマークの位置ずれの関
  - 【図16】合わせ管理値の修正とその利用のフローを説 明する図。
  - 【図17】本発明の実施例の半導体装置製造システムを 説明する図。
  - 【図18】パターン空間周波数と転写像位置ずれの関係 を説明する図。
  - 【図19】照明条件と転写像位置ずれの関係を説明する 図。
  - 【図20】従来例の複数条からなる合わせマークを説明

【図21】従来例の合わせマークの課題を説明する図。 【符号の説明】

2…レチクル 200…パターン 202…第1の 工程の回路パターン

203…第2の工程の回路パターン 212…第1の 工程の合わせマーク

213一第2の工程の合わせマーク 210…空間周 波数の低いパターン

220一空間周波数の高いパターン 2000-照明

14

2010…通常照明条件での瞳上光源像 2020… 小の照明での瞳上光源像 2030…輸帯照明での瞳上光源像 214…複数条 パターンからなる合わせマーク 215…複数条パタ 2021…レチクル直後の光強度分布 2022…転写像強度分布 30…露光レンズ 34…エレメントレンズ 300~303 5…露光装置 4…被露光基板 …波面収差 5 1 … 成膜装置 5 2 ···CMP装置 53…塗布現像 装置 5 4 …エッチング装置 7…半導体装置製造シ 装置 6…合わせ検査装置

7.0 70…制御部 700…制御手段 ステム 1…位置ずれ量算出手段 702…位置ずれ関係算出 703…合わせ管理値変換手段 704…補 手段 711…レチクルデータ記憶手段 正量算出手段 7 1 2 … 照明条件記憶手段 713…波面収差データ 7 1 4…位置ずれ関係記憶手段 7 1 5 記憶手段 …合わせ管理値記憶手段 716…合わせ検査データ 記憶手段 8…ホストコンピュータ 81…ネット 801…ホストコンピュータ来歴記憶部 ワーク 55…レジスト除去 10 802…ホストコンピュータ合わせ管理値記憶部 803…ホストコンピュータ合わせ検査データ記憶部

【図2】

[図1]

回路パターン転写像位置ずれと合わせマーク転写像位置ずれの関係を算出 ~9302 東演した合わせマーク位置ずれから実際の回路パターンの位置ずれ量を予測 ~9303 第2の工程の露光練置を描正 ~9304

9101-

9:02


9103-


9104


9105


9166


図2 図 1 2030 第2の工程の回路パターン 第1の工程の回路パターン 920 \_ 2000 寸弦の読み込み 寸法の読み込み 第2の工程の合わせマ 作1の工程の合わせマー 寸法の読み込み 寸法の読み込み 第2の工程の業光結構の 第1の工程の需光装置の 展明条件の読み込み 照明条件の読み込み 9204 -300 第1の工程の第先装置における医路 第2の工程の露光装置における回路 4ターン都相当の波面収差の読み込み --ン部相当の波面収差の挟み込み -30 第2の工程の整光装置における合わせ 第1の工程の電光装置における合わせ マーク部相当の波面収差の読み込み マーク部相当の波面収差の読み込み 第2の工程の回路パターンおよび 第1の工程の回路パターンおよび 合わせマークの転写像を算出 クの転写像を算出 合わせマー  $\Delta X$ 9206 第1の工程と第2の工程の回路パターン転写像の位置ずれ、および 第1の工程と第2の工程の合わせマーク転写像の位置ずれの第出 -9301












[図21]

# 図21



フロントページの続き

(72)発明者 三輪 俊晴

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内

Fターム(参考) 5F046 DB05 FC04 FC10